### **SLEW RATE CONTROLLER**

Patent number:

JP2001156618

Publication date:

2001-06-08

Inventor:

**TOMARI SHIRO** 

Applicant:

**NEC CORP** 

Classification:

- international:

H03K19/0175

- european:

19<sub>73</sub>, 1


**Application number:** 

JP19990336641 19991126

Priority number(s):

#### Abstract of JP2001156618

PROBLEM TO BE SOLVED: To realize a slew rate controller that is hardly susceptible to the effect of noise and stabilizes the slew rate. SOLUTION: An AND circuit 322 ANDs a pulse signal from a pulse generating circuit 320 and a clock signal from a PLL circuit 321 and provides an output of an AND signal, and a frequency divider circuit 323 receives the AND signal and generates frequency divider circuit output signals with different frequencies. Exclusive OR circuits 324-326 generate control signals from the frequency divider circuit output signals and a data signal. Furthermore, an impedance control circuit 20 generates a control signal. The various control signals are used to control output buffers 1-13. The outputs from the control output buffers 1-13 are given to an output terminal 15 and to a termination resistor 16. A termination voltage 17 is applied to a termination resistor 16.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-156618 (P2001-156618A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl.7

識別記号

FI H03K 19/00 テーマコード(参考)

101F 5J056 101Q

H 0 3 K 19/0175

審査請求 有 請求項の数6 OL (全 10 頁)

(21)出願番号

特願平11-336641

(22)出願日

平成11年11月26日(1999.11.26)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 泊 史朗

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5J056 AA05 AA40 BB28 BB32 BB38

BB40 CC05 DD13 EE15 FF09


GG02 GG03

# (54)【発明の名称】 スルーレートコントロール装置

## (57)【要約】

【課題】 ノイズの影響を受けにくく、かつスルーレートを安定させるスルーレートコントロール装置を実現する。

【解決手段】 パルス発生回路320のバルス信号、PLL回路321のクロック信号の論理積を論理積回路322で作成した論理積信号を元に分周回路323で、周波数の異なる分周回路出力信号を作成する。排他的論理和回路324~排他的論理和回路326では、分周回路出力信号とデータ信号とから制御信号を作成する。また、インピーダンスコントロール回路20においても制御信号を作成する。各制御信号により、出力バッファ11~出力バッファ13の出力は、出力端子15に接続され、されに、終端抵抗15に接続される。終端抵抗16には、終端電圧17が加えられる。



the following the following

#### 【特許請求の範囲】

【請求項1】クロック信号を発生するフェイズロックル ープ回路と、前記フェイズロックループ回路からの前記 クロック信号を分周し、周波数の異なる第1の分周回路 出力信号、第2の分周回路出力信号、および第3の分周 回路出力信号を発生する分周回路と、データ信号と前記 第1の分周回路出力信号との排他的論理和を作成し、第 1の制御信号として出力する第1の排他的論理和回路 と、前記データ信号と前記第2の分周回路出力信号との 排他的論理和を作成し、第2の制御信号として出力する 第2の排他的論理和回路と、前記データ信号と前記第3 の分周回路出力信号との排他的論理和を作成し、第3の 制御信号として出力する第3の排他的論理和回路と、前 記データ信号の出力をそのまま、あるいは、[ロー」レ ·ベルの信号を第4の制御信号として出力するかどうかを 制御するインピーダンスコントロール回路と、オープン ドレイン型のトランジスタで構成され、前記第1の制御 信号をゲート端子に入力し、ソース端子を接地する第1 の出力バッファと、オープンドレイン型のトランジスタ で構成され、前記第2の制御信号をゲート端子に入力 し、ソース端子を接地する第2の出力バッファと、オー プンドレイン型のトランジスタで構成され、前記第3の 制御信号をゲート端子に入力し、ソース端子を接地する 第3の出力バッファと、オープンドレイン型のトランジ スタで構成され、前記第4の制御信号をゲート端子に入 力し、ソース端子を接地するインピーダンス調整用出力 バッファと、前記第1の出力バッファ、前記第2の出力 バッファ、前記第3の出力バッファ、および前記インピ ーダンス調整用出力バッファのドレイン端子を接続する 出力端子と、前記出力端子に接続される終端抵抗と、前 記終端抵抗に接続される終端電圧と、を有することを特 徴とするスルーレートコントロール装置。

【請求項2】前記データ信号の立ち上がり、および立ち下がりを検出し、前記フェイズロックループ回路からの前記クロック信号を一定数有効にするための一定幅のパルス信号を発生するパルス発生回路と、前記フェイズロックループ回路からの前記クロック信号と、前記パルス発生回路からの前記パルス信号との論理積信号を作成する論理積回路と、前記論理積回路からの前記論理積信号を分周し、周波数の異なる前記第1の分周回路出力信号、前記第2の分周回路出力信号、および前記第3の分周回路出力信号を発生する前記分周回路と、を有することを特徴とする請求項1記載のスルーレートコントロール装置。

【請求項3】前記データ信号を入力し、前記分周回路からの前記第1の分周回路出力信号、前記第2の分周回路出力信号、および第3の分周回路出力信号と同期させるために、一定時間遅延させて前記データ信号出力する遅延素子と、前記遅延素子からのデータ信号と前記第1の分周回路出力信号との排他的論理和を作成し、前記第1

の制御信号として出力する前記第1の排他的論理和回路と、前記遅延素子からの前記データ信号と前記第2の分周回路出力信号との排他的論理和を作成し、第2の制御信号として出力する前記第2の排他的論理和回路と、前記遅延素子からの前記データ信号と前記第3の分周回路出力信号との排他的論理和を作成し、第3の制御信号として出力する前記第3の排他的論理和回路と、を有することを特徴とする請求項2記載のスルーレートコントロール装置。

【請求項4】 前記第1の制御信号、前記第2の制御信号、および前記第3の制御信号と同期させて、前記第4の制御信号を出力するための遅延回路を備えた前記インピーダンスコントロール回路を有することを特徴とする請求項3記載のスルーレートコントロール装置。

【請求項5】 前記第1の出力バッファのインピーダン ス値、前記第2の出力バッファのインピーダンス値、お よび前記第3の出力バッファのインピーダンス値が、前 記第1の出力バッファのインピーダンス値、前記第2の 出力バッファのインピーダンス値、および前記第3の出 カバッファのインピーダンス値の合成インピーダンス **値、前記第2の出力バッファのインピーダンス値、およ** び前記第3の出力バッファのインピーダンス値の合成イ ンピーダンス値、前記第1の出力バッファのインピーダ ンス値、および前記第3の出力バッファのインピーダン ス値の合成インピーダンス値、前記第3の出力バッファ のインピーダンス値、前記第1の出力バッファのインピ ーダンス値、および前記第2の出力バッファのインピー ダンス値の合成インピーダンス値、前記第2の出力バッ ファのインピーダンス値、前記第1の出力バッファのイ ンピーダンス値の順に大であるような値を有することを 特徴とする請求項4記載のスルーレートコントロール装 置。

【請求項6】 前記パルス発生回路、前記フェイズロックループ回路、前記論理積回路、前記分周回路、前記第1の排他的論理和回路、前記第2の排他的論理和回路、および前記第3の排他的論理和回路を1チップで構成することを特徴とする請求項3、または請求項4、または請求項5記載のスルーレートコントロール装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はスルーレートコントロール装置に関し、特に、インピーダンス値の異なる複数の出力バッファを並列に内蔵し、信号の遷移中に、出力バッファのオン・オフを交互に繰り返すことによって、信号の立ち上がり・立ち下がり時間を制御するスルーレートコントロール装置に関する。

#### [0002]

【従来の技術】バスの高速化に伴い、バスで発生する波形ひずみを低減させる事が、重要な課題になっている。 バスの高速化のためには、出力バッファはそのバスに最



適なインピーダンスを持つものを用いることが望ましい。過度に低いインピーダンスの出力バッファを使用した場合、バスで発生する反射ノイズが大きくなり、逆に高いインピーダンスを選択した場合、電流を引き込む能力が低いためバス電位がスイッチングする時間が遅くなるためである。

【0003】ところが、LSIの製造ばらつきや、温度、電源電圧変化によって、出カインピーダンスは必ずしも設計で狙った値にはならない。

【0004】このため、LSI内部に複数のインビーダンス(LSI内部ではトランジスタの物理的な大きさを変えてインビーダンスを変化させるため、「トランジスタサイズ」または単に「サイズ」と呼ばれる事もある)を持った出力バッファを並列に接続し、そのいくつか(または全部)を有効にすることで、目的のインビーダンスを得る「インビーダンスコントロール」と呼ばれる技術がある。

【0005】また、「スルーレートコントロール」と呼ばれる技術によって、バスの接続点で発生するインピーダンス不整合を原因とした反射ノイズを低減させることも非常に有効である。

【0006】一般的にスルーレートコントロールは、出力バッファの最終段の入力信号を鈍らせることで実現しているが、なまった波形にノイズが乗った場合、スレッショルド電圧を越えるタイミングが変化するため、出力のスルーレートを一定に保つことが難しい。

【0007】また、GTLなどのオープンドレインタイプのバス形式で、スルーレートコントロールを実施した場合は、同じ出力バッファ最終段の入力信号を与えても、出力バッファのインピーダンスに依存して、スルーレートが大きく変化してしまうという問題がある。

【0008】オープンドレインタイプのバスでは、バス 信号を立ち下げる時は、出カトランジスタがオンし、出 カインピーダンスが無限大から有る値に変化し、バスから電流を引き込むことでスイッチングするが、出カイン ピーダンスが低い場合、電流を引き込む能力も高いため、同じ波形なまりを持った入力信号を与えた場合でも、立ち下がりスルーレートは早くなる。

【0009】逆にバス信号の立ち上がり時には、出力インピーダンスが低い場合には、電流を引き込む能力が高いために立ち上がりスルーレートが遅くなってしまう。

【0010】たとえば、「特開平11-17516号公報」記載の技術は、出力バッファの接続を工夫することにより、スルーレートを制御する技術である。

#### [0.011]

【発明が解決しようとする課題】上述した「特開平11-17516号公報」記載の技術は、スルーレートを下げているために、ノイズの影響を受けやすいという欠点がある。

【0012】本発明の目的は、PLL回路、および分周

回路を用い、インピーダンス値の異なる出力バッファを 並列に接続し、スルーレートを向上させて、ノイズの影 ~ 響を受けにくいスルーレートコントロール装置を実現す ることである。

#### [0013]

【課題を解決するための手段】本発明の第1のスルーレートコントロール装置は、クロック信号を発生するフェイズロックループ回路と、前記フェイズロックループ回路からの前記クロック信号を分周し、周波数の異なる第1の分周回路出力信号を発生する分周回路出力信号、および第3の分周回路出力信号を発生する分周回路と、データ信号と前記第1の分周回路出力信号との排他的論理和回路と、前記データ信号と前記第2の分周回路出力信号との排他的論理和を作成し、第2の制御信号として出力する第2の排他的論理和回路と、前記データ信号と前記第3の分周回路出力信号との排他的論理和を作成し、第3の制御信号として出力する第3の排他的論理和を作成し、第3の制御信号として出力する第3の排他的論理和回路と、前記データ信号の出力をそのまま、あるいは、

[ロー」レベルの信号を第4の制御信号として出力する かどうかを制御するインピーダンスコントロール回路 と、オープンドレイン型のトランジスタで構成され、前 記第1の制御信号をゲート端子に入力し、ソース端子を 接地する第1の出力バッファと、オープンドレイン型の トランジスタで構成され、前記第2の制御信号をゲート 端子に入力し、ソース端子を接地する第2の出力バッフ アと、オープンドレイン型のトランジスタで構成され、 前記第3の制御信号をゲート端子に入力し、ソース端子 を接地する第3の出力バッファと、オープンドレイン型 のトランジスタで構成され、前記第4の制御信号をゲー ト端子に入力し、ソース端子を接地するインピーダンス 調整用出力バッファと、前記第1の出力バッファ、前記 第2の出力バッファ、前記第3の出力バッファ、および 前記インピーダンス調整用出力バッファのドレイン端子 を接続する出力端子と、前記出力端子に接続される終端 抵抗と、前記終端抵抗に接続される終端電圧と、を有す る。

【0014】本発明の第2のスルーレートコントロール装置は、前記第1のスルーレートコントロール装置であって、前記データ信号の立ち上がり、および立ち下がりを検出し、前記フェイズロックループ回路からの前記クロック信号を一定数有効にするための一定幅のパルス信号を発生するパルス発生回路と、前記フェイズロックループ回路からの前記クロック信号と、前記パルス発生回路からの前記パルス信号との論理積信号を作成する論理積回路と、前記論理積回路からの前記論理積信号を分周し、周波数の異なる前記第1の分周回路出力信号、前記第2の分周回路出力信号、および前記第3の分周回路出力信号を発生する前記分周回路と、を有する。

【0015】本発明の第3のスルーレートコントロール

装置は、前記第2のスルーレートコントロール装置であって、前記データ信号を入力し、前記分周回路からの前記第1の分周回路出力信号、前記第2の分周回路出力信号、および第3の分周回路出力信号と同期させるために、一定時間遅延させて前記データ信号出力する遅延素子からのデータ信号と前記第1の分割回路出力信号との排他的論理和を作成し、前記第2の制御信号として出力する前記データ信号と前記第2の分周回路出力信号との排他的論理和を作成し、第2の制御信号として出力する前記第2の排他的論理和回路と、前記第2の排他的論理和を作成し、第2の制御信号として出力する前記第2の排他的論理和回路と、第3の制御信号との排他的論理和を作成し、第3の制御信号として出力する前記第3の排他的論理和回路と、を有する。

【0016】本発明の第4のスルーレートコントロール装置は、前記第3のスルーレートコントロール装置であって、前記第1の制御信号、前記第2の制御信号、および前記第3の制御信号と同期させて、前記第4の制御信号を出力するための遅延回路を備えた前記インビーダンスコントロール回路を有することを特徴とする請求項3記載のスルーレートコントロール装置。

【0017】本発明の第5のスルーレートコントロール 装置は、前記第4のスルーレートコントロール装置であ って、前記第1の出力バッファのインピーダンス値、前 記第2の出力バッファのインピーダンス値、および前記 第3の出力バッファのインピーダンス値が、前記第1の 出力バッファのインピーダンス値、前記第2の出力バッ ファのインピーダンス値、および前記第3の出力バッフ アのインピーダンス値の合成インピーダンス値、前記第 2の出力バッファのインピーダンス値、および前記第3 の出力バッファのインピーダンス値の合成インピーダン ス値、前記第1の出力バッファのインピーダンス値、お よび前記第3の出力バッファのインピーダンス値の合成 インピーダンス値、前記第3の出力バッファのインピー ダンス値、前記第1の出力バッファのインピーダンス 値、および前記第2の出力バッファのインピーダンス値 の合成インピーダンス値、前記第2の出力バッファのイ ンピーダンス値、前記第1の出力バッファのインピーダ ンス値の順に大であるような値を有することを特徴とす る請求項4記載のスルーレートコントロール装置。

【0018】本発明の第6のスルーレートコントロール装置は、前記第3、前記第4、または前記第5のスルーレートコントロール装置であって、前記パルス発生回路、前記フェイズロックループ回路、前記論理積回路、前記分周回路、前記第1の排他的論理和回路、前記第2の排他的論理和回路、および前記第3の排他的論理和回路が1チップで構成される。

#### [0019]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の実

施の形態を示すプロック図である。図1を参照すると、本発明の実施の形態は、オープンドレインタイプのインピーダンス値の異なる4つのトランジスタである出力バッファ11、出力バッファ12、出力バッファ13、インピーダンス調整用出力バッファ14と、出力端子15と、インピーダンスコントロール回路20と、出力バッファ11~出力バッファ13のゲート入力信号を制御するスルーレートコントロール回路30とから構成される。

【0020】出力バッファ11のインピーダンス値R 1、出力バッファ12のインピーダンス値R 2、出力バッファ13のインピーダンス値R 3の大きさは、出力バッファ11と、出力バッファ12と、出力バッファ13の順である(R1>R2>R3)。また、インピーダンス調整用出力バッファ14のインピーダンス値R 4は、適宜設定される。

【0021】スルーレートコントロール回路30は、データ入力端子301と、データ出力端子302と、制御信号出力端子311と、制御信号出力端子312と、制御信号出力端子313と、パルス発生回路320と、フェイズロックループ回路であるPLL回路321と、論理積回路322と、分周回路323と、排他的論理和回路324と、排他的論理和回路326と、遅延素子327とから構成される。

【0022】排他的論理和回路324と、排他的論理和回路325と、排他的論理和回路326の出力は、それぞれ、制御信号出力端子311と、制御信号出力端子312と、制御信号出力端子313とに接続される。

【0023】出力バッファ11~出力バッファ13、インピーダンス調整用出力バッファ14のソース端子は、接地されており、出力は全て接続され、出力端子15を介して、終端抵抗16、外部の入力端子(図示せず)、出力端子(図示せず)に接続される。また、終端抵抗16には、終端電圧17がかけられる。

【0024】また、出力バッファ11~出力バッファ13、インピーダンス調整用出力バッファ14のゲート端子は、それぞれ、インピーダンスコントロール回路20の出力、制御信号出力端子311、制御信号出力端子312、制御信号出力端子313と接続される。出力バッファ11~出力バッファ13、インピーダンス調整用出力バッファ14のドレイン端子の出力は、それぞれ、インピーダンスコントロール回路20の出力、制御信号出力端子311の出力、制御信号出力端子312の出力、制御信号出力端子313の出力が「ハイ」の時、接地レベル、すなわち「ロー」となる。

【0025】また、出力バッファ11~出力バッファ13、インピーダンス調整用出力バッファ14のドレイン端子の出力は、それぞれ、インピーダンスコントロール回路20の出力、制御信号出力端子312の出力、制御信号出力端子313の

出力が「ロー」の時、終端電圧17の終端抵抗16を介したレベル、すなわち「ハイ」となる。

【0026】したがって、出力端子15における電圧レベルは、出力バッファ11~出力バッファ13、インピーダンス調整用出力バッファ14のゲート端子の入力の全ての状態によって決定される。

【0027】バルス発生回路320は、データ入力端子301からのデータ信号の立ち上がり、または立ち下がりを検出し、一定時間「ハイ」のバルスを出力する。バルスの幅は、PLL回路321の分周回路出力の4周期分に設定する。

【0028】PLL回路321は、自立的に、「ハイ」と「ロー」を繰り返す分周回路出力信号を出し続ける。 【0029】論理積回路322は、パルス発生回路32 0の出力とPLL回路321の出力との論理積信号を作成、出力する。

【0030】分周回路323は、論理積回路322からの論理積信号を入力し、そのままの分周回路出力信号 (f)、「ハイ・ロー」の周波数が1/2の分周回路出力信号 (f/2)、および、「ハイ・ロー」の周波数が1/4の分周回路出力信号 (f/4) を出力する。

【0031】排他的論理和回路324と、排他的論理和回路325と、排他的論理和回路326は、データ入力端子301からのデータ信号と、それぞれ、分周回路出力信号(f)、周波数が1/2の分周回路出力信号(f/2)、周波数が1/4の分周回路出力信号(f/4)との排他的論理和信号を制御信号として作成、出力する。

【0032】遅延素子327は、データ入力端子301からのデータ信号を分周回路323の出力と同期させるために設けられる。

【0033】インビーダンスコントロール回路20は、たとえば、インビーダンス調整端子201からの調整信号とデータ出力端子302からのデータ信号の論理積信号を生成する論理積回路を含み、インビーダンス調整端子201からの調整信号が「ハイ」の場合に、データ信号をそのまま出力し、インビーダンス調整端子201からの調整信号が「ロー」の場合には、「ロー」を出力する。また、遅延素子を含み、データ信号からの排他的論理和回路324と、排他的論理和回路325と、排他的論理和回路326の出力と同期して制御信号を出力するように構成される。

【0034】次に、本発明の実施の形態の動作について図面を参照して説明する。まず、立ち上がりの動作について説明する、図2、図3は、本発明の実施の形態の立ち上がりの動作を示すタイムチャートである。図2、図3を参照すると、PLL回路321は、一定の周期で、「ハイ・ロー」を繰り返しクロック信号を出力する(図2、図3 T11、T16、T21、T26、T31、T36、T41、T46、T51)。

【0035】データ入力端子301のデータ信号が、「ロー」になる(図2T0)と、パルス発生回路320の出力のパルスが一定時間出力される(図2T10~図3T47)。次に、論理積回路322が、パルス発生回路320の出力のパルスとPLL回路321の出力のクロック信号との論理積信号を作成、出力する。論理積信号の波形は、クロック信号と同型であり、「ハイ・ロー」を繰り返す(図2、図3T12、T17、T22、T27、T32、T37、T42、T47)。

【0036】次に、分周回路323は、論理積回路322の出力から分周回路出力信号(f)、周波数が1/2の分周回路出力信号(f/2)、周波数が1/4の分周回路出力信号(f/4)を作成、出力する。

【0037】遅延素子327の出力は、データ信号を入力し、遅延させて出力する(図2T13で「ロー」になる)。

【0038】分周回路出力信号(f)、分周回路出力信号(f/2)、分周回路出力信号(f/4)が「ロー」の時点(図2T13)までは、遅延素子327の出力が、「ハイ」であり、排他的論理和回路325、および排他的論理和回路326からの制御信号は、「ハイ」である(図2T14まで)。また、分周回路出力信号(f/2)、分周回路出力信号(f/4)が「ハイ」になると(図2T13)、遅延素子327の出力が、「ロー」であり、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、やはり「ハイ」である(図2T14)。

【0039】また、インビーダンスコントロール回路 20は、インビーダンス調整端子 201 からの調整信号が「ロー」であり、出力の制御信号は、「ロー」のままである(図 2 の実線で示す)。

【0040】したがって、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、それぞれ、「ハイ」、「ハイ」、「ハイ」であり(図 $2T14\sim T19$ )、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、 $1=(R1*R2*R3)/(R1*R2+R2*R3+R3*R1)により決定される(図<math>2T15\sim T20$ )。

【0041】次に、分周回路出力信号(f)が「ロー」になると(図2T18)、排他的論理和回路324、排他的論理和回路326からの制御信号は、それぞれ、「ロー」、「ハイ」、「ハイ」であり(図 $2T19\sim T24$ )、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、120、日121、日本のでは、日本ので

餌

【0042】次に、分周回路出力信号(f)が「ハイ」、分周回路出力信号(f/2)が「ロー」になると(図2T23)、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、それぞれ、「ハイ」、「ロー」、「ハイ」であり(図2T24~T29)、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、13=(133 × 134 137 (133 × 133 143 ) (133 × 143 × 143 ) (143 × 143 × 143 ) (143 × 143 × 143 × 143 × 143 × 143 × 144 × 145 × 14

【0044】次に、分周回路出力信号(f)が「ハイ」、分周回路出力信号(f/2)が「ハイ」、分周回路出力信号(f/4)が「ロー」になると(図3T33)、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、それぞれ、「ハイ」、「ハイ」、「ロー」であり(図 $3T34\sim T39$ )、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、15=(R1\*R2)/(R1+R2)により決定される(図 $3T35\sim T40$ )。

【0045】次に、分周回路出力信号(貸)が「ロー」 になると (図3T38)、排他的論理和回路324、排 他的論理和回路325、および排他的論理和回路326 からの制御信号は、それぞれ、「ロー」、「ハイ」、 「ロー」であり (図3T39~T44)、出力端子15 の電圧レベルは、出力バッファ11、出力バッファ1 2、出力バッファ13の並列合成インピーダンスは、L 6=R2により決定される(図3T40~T45)。 【0046】次に、分周回路出力信号(f)が「ハ イ」、分周回路出力信号(f/2)が「ロー」になると (図3T43)、排他的論理和回路324、排他的論理 和回路325、および排他的論理和回路326からの制 御信号は、それぞれ、「ハイ」、「ロー」、「ロー」で あり (図3T44~T49)、出力端子15の電圧レベ ルは、出力バッファ11、出力バッファ12、出力バッ ファ13の並列合成インピーダンスは、 L7=R1によ り決定される (図3T45~T50)。

- X 7

【0047】次に、分周回路出力信号(f)が「ロー」になると(図3T48)、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326

からの制御信号は、それぞれ、「ロー」、「ロー」、「ロー」であり(図3T49~)、出力端子15の電圧レベルは、出力パッファ11、出力パッファ12、出力パッファ13の並列合成インピーダンスは、L8=無限大により決定される(図3T50~)。

【0048】 L1 < L2 < L3 < L4 < L5 < L6 < L7 < L3 < L4 < L5 < L6 < L7 < L3 が設定され、出力端子<math>150 の波形は図2、図3 に示すようになる(図2、図3 の実線で示す)。

【0049】次に、立ち下がりの動作について説明する、図4、図5は、本発明の実施の形態の立ち下がりの動作を示すタイムチャートである。図4、図5を参照すると、PLL回路321は、一定の周期で、「ハイ・ロー」を繰り返しクロック信号を出力する(図4、図5T11、T16、T21、T26、T31、T36、T41、T46、T51)。

【0050】データ入力端子301のデータ信号が、「ハイ」になる(図4T0)と、バルス発生回路320の出力のパルスが一定時間出力される(図4T10~図5T47)。次に、論理積回路322が、パルス発生回路320の出力のパルスとPLL回路321の出力のクロック信号との論理積信号を作成、出力する。論理積信号の波形は、クロック信号と同型であり、「ハイ・ロー」を繰り返す(図4、図5T12、T17、T22、T27、T32、T37、T42、T47)。

【0051】次に、分周回路323は、論理積回路322の出力から分周回路出力信号(f)、周波数が1/2の分周回路出力信号(f/2)、周波数が1/4の分周回路出力信号(f/4)を作成、出力する。

【0052】遅延素子327の出力は、データ信号を入力し、遅延させて出力する(図4T13で「ハイ」になる)。

【0053】分周回路出力信号(f)、分周回路出力信号(f/2)、分周回路出力信号(f/4)が「ロー」の時点(図4T13)までは、遅延素子327の出力が、「ロー」であり、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、「ロー」である(図4T14まで)。また、分周回路出力信号(f/4)が「ハイ」になると(図4T13)、遅延素子327の出力が、「ハイ」であり、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、やはり「ロー」である(図4T14)。

【0054】また、インビーダンスコントロール回路 20は、インビーダンス調整端子 201 からの調整信号が「ロー」であり、出力の制御信号は、「ロー」のままである(図 4 の実線で示す)。

【0055】したがって、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326

からの制御信号は、それぞれ、「ロー」、「ロー」、 「ロー」であり (図4T14~T19)、出力端子15 の電圧レベルは、出力バッファ11、出力バッファ1 2、出力バッファ13の並列合成インピーダンスは、L 8 = 無限大により決定される (図4T15~T20)。 【0056】次に、分周回路出力信号(f)が「ロー」 になると (図4 T 1 8)、排他的論理和回路 3 2 4、排 他的論理和回路325、および排他的論理和回路326 からの制御信号は、それぞれ、「ハイ」、「ロー」、 「ロー」であり (図4T19~T24)、出力端子15 の電圧レベルは、出力バッファ11、出力バッファ1 2、出力バッファ13の並列合成インピーダンスは、L 7=R1により決定される(図4T20~T25)。 【0057】次に、分周回路出力信号(f)が「ハ イ」、分周回路出力信号(f/2)が「p-1」になると (図4T23)、排他的論理和回路324、排他的論理 和回路325、および排他的論理和回路326からの制 御信号は、それぞれ、「ロー」、「ハイ」、「ロー」で あり(図4T24~T29)、出力端子15の電圧レベ ルは、出力バッファ11、出力バッファ12、出力バッ ファ13の並列合成インピーダンスは、L6=R2によ

【0058】次に、分周回路出力信号(f)が「ロー」になると(図4T28)、排他的論理和回路324、排他的論理和回路326からの制御信号は、それぞれ、「ハイ」、「ハイ」、「ロー」であり(図4T29~T34)、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、L5=(R1\*R2)/(R1+R2)により決定される(図4T30~図5T35)。

り決定される(図4T25~T30)。

【0059】次に、分周回路出力信号(f)が「ハイ」、分周回路出力信号(f/2)が「ハイ」、分周回路出力信号(f/4)が「ロー」になると(図5T33)、排他的論理和回路324、排他的論理和回路325、および排他的論理和回路326からの制御信号は、それぞれ、「ロー」、「ロー」、「ハイ」であり(図5T34~T39)、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、140

【0060】次に、分周回路出力信号(f)が「ロー」になると(図5T38)、排他的論理和回路324、排他的論理和回路326からの制御信号は、それぞれ、「ハイ」、「ロー」、「ハイ」であり(図5T39~T44)、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インビーダンスは、L3=(R3\*R1)/(R3+R1)により決定される(図5T40~T45)。

【0062】次に、分周回路出力信号(f)が「ロー」になると(図5T48)、排他的論理和回路324、排他的論理和回路326 からの制御信号は、それぞれ、「ハイ」、「ハイ」、「ハイ」、「ハイ」であり(図5T49~)、出力端子15の電圧レベルは、出力バッファ11、出力バッファ12、出力バッファ13の並列合成インピーダンスは、L1=(R1\*R2\*R3)/(R1\*R2+R2\*R3+R3\*R1)により決定される(図<math>5T50~)。

【0064】次に、インピーダンスコントロール回路 20 にインピーダンス調整端子 201 からの調整信号が「ハイ」で入力された場合について説明する。この場合、波形は図  $2\sim$ 図 5 の点線で示されたようになる。

【0065】図2において、インピーダンスコントロール回路20の出力は、データ出力端子302からのデータ信号に対応して、図2T19までは、「ハイ」であり、出力端子15の波形を決める合成インピーダンス値は、L0=(R1\*R2\*R3\*R4)/(R2\*R3\*R4+R3\*R4\*R1\*R2+R1\*R2\*R3)である。

【0066】図4において、インピーダンスコントロール回路20の出力は、データ出力端子302からのデータ信号に対応して、図2T19から、「ハイ」であり、出力端子15の波形を決める合成インピーダンス値は、 $L1\sim L7$ は、R4の影響を受けた値となる。したがって、点線のようになる。

【0067】実線の場合には、出力端子15の波形の振幅が小さく、消費電力が小さいが、ノイズの影響を受けやすい。また、点線の場合には、出力端子15波形の振幅が大きく、ノイズの影響を受けにくいが、消費電力が大きい。

【0068】インピーダンス調整端子201の調整信号 を適宜選択することにより、システムに適した使用がで きる。

【0069】次に、実施例について説明する。たとえば、R1=70[オーム]、R2=35[オーム]、R

3=17.5 [オーム]、R4=7.17 [オーム]、 終端抵抗16のインピーダンスRT=20 [オーム]、 終端電圧17の電位VTT=1.5 [ポルト] とする と、L0=7.27 [オーム]、L1=10 [オーム]、L2=11.67 [オーム]、L3=14 [オーム]、L4=17.5 [オーム]、L5=23.33 [オーム]、L6=35 [オーム]、L7=70 [オーム]となる。

【0070】したがって、出力端子15の電位は、VT T\* (合成インピーダンス) / (RT+(合成インピー ダンス))で計算され、それぞれ、VO=VTT\*LO /(RT+L0) = 1.5\*7.27/(20+7.2+L1) = 1.5 \* 10/(20 + 10) = 0.5 [#  $N + 1 \cdot V2 = VTT * L2 / (RT + L2) = 1.5$ \*11.67/(20+11.67) = 0.55 [ $\pi \nu$  $14/(20+14)=0.62[\pi N+], V4=V$ TT\*L4/(RT+L4) = 1.5\*17.5/(20+17.5) = 0.7 [#Nト] 、V5=VTT\*L5/(RT+L5) = 1.5\*23.33/(20+2)3. 33) = 0. 81  $[\pi n + ]$  V6 = VTT \* L6/(RT+L6) = 1.5\*35/(20+35) =0.95 [ポルト]、V7=VTT\*L7/(RT+L 7) = 1. 5\*70/(20+70) = 1.17 [ $\pi \nu$ ] ト]となる。

【0071】また、L8=無限大の場合には、出力端子 15の電位は、終端電圧 17 と同一であり、1.5 [ボルト] である。

【0072】以上は、出力バッファ11~出力バッファ13のように、3つの場合について説明じたが、1つ以上のいくつでもよい。また、インピーダンスコントロール回路20、インピーダンス調整用出力バッファ14がそれぞれ1つの場合について説明したが、1つ以上のいくつでもよい。

【0073】また、たとえば、スルーレートコントロール回路30を、1チップで構成すれば、多くの箇所で使用することができ、面積の縮小、信頼性の向上が図れる。

### [0074]

【発明の効果】本発明の第1の効果は、ノイズの影響を 受けにくいことである。

【0075】その理由は、PLL回路、分周回路を使用

し、最終段の出力バッファの各入力信号のスルーレート を速くしているからである。

【0076】本発明の第2の効果は、スルーレートが安定することである。

【0077】その理由は、立ち上がり途中のある時点でのインピーダンスは、オン状態になっているトランジスタ数が決まっているため出力パッファの合成インピーダンスが固定となるからである。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態を示すブロック図である。

【図2】本発明の実施の形態の動作を示すタイムチャートである。

【図3】本発明の実施の形態の動作を示すタイムチャートである。

【図4】本発明の実施の形態の動作を示すタイムチャートである。


【図5】本発明の実施の形態の動作を示すタイムチャートである。

#### 【符号の説明】


- 11 出力バッファ
- 12 出力バッファ
- 13 出力バッファ
- 14 インピーダンス調整用出力バッファ
- 15 出力端子
- 16終端抵抗
- 17 終端電圧
- 20 インピーダンスコントロール回路
- 30 スルーレートコントロール回路
- 201 インピーダンス調整端子
- 301 データ入力端子
- 302 データ出力端子
- 3 1 1 制御信号出力端子
- 3 1 2 制御信号出力端子
- 313 制御信号出力端子
- 320 パルス発生回路
- 321 PLL回路
- 322 論理積回路
- 323 分周回路
- 324 排他的論理和回路
- 325 排他的論理和回路
- 326 排他的論理和回路
- 327 遅延素子

À


【図1】




【図2】




【図3】



【図4】



# 【図5】



10.0